(19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号 特開2001-67893 (P2001 - 67893A)

(43)公開日 平成13年3月16日(2001.3.16)

(51) Int.Cl.7

識別記号

FΙ

テーマコード(参考)

G11C 29/00 H01L 21/82 603

G11C 29/00

603J 5F064

H01L 21/82

F 5L106

審査請求 未請求 請求項の数5 OL (全8頁)

(21)出願番号

(22)出願日

特願平11-241753

平成11年8月27日(1999.8.27)

(71)出願人 000003078

株式会社東芝

神奈川県川崎市幸区堀川町72番地

(72)発明者 渡辺 陽二

神奈川県川崎市幸区小向東芝町1番地 株 式会社東芝マイクロエレクトロニクスセン

夕一内

(72)発明者 加藤 大輔

神奈川県川崎市幸区小向東芝町1番地 株

式会社東芝マイクロエレクトロニクスセン

ター内

(74)代理人 100083806

弁理士 三好 秀和 (外7名)


最終頁に続く

(54) 【発明の名称】 電気フューズ素子を備えた半導体集積回路装置

(57) 【要約】

【課題】 電気フューズのプログラム/非プログラム状 態を安定して検出するための回路技術を提供することを 目的とする。

【解決手段】 絶縁膜に高電圧を印加し破壊することで 電気的にプログラム可能なアンチフューズ素子、即ち電 気フューズ素子を搭載する半導体集積回路が示されてい る。ここでは、そのアンチフューズ素子の導通抵抗を検 知する回路のラッチ動作に先立ち、前記アンチフューズ 素子の電極間を充電する手段が設けられている。



1

【特許請求の範囲】

【請求項1】 電気的にプログラム可能な電気フューズ と、電気フューズに選択的に制御電圧を印加しその導通 抵抗を変化させるプログラム回路と、所定の制御信号を 受け前記電気フューズ素子の導通抵抗に応じて内部状態 が遷移する第1のラッチ回路と、前記第1のラッチ回路 の動作に先立ち前記電気フューズを充電するプリチャー ジ手段とを有することを特徴とする半導体集積回路装

【請求項2】 前記プリチャージ手段は、前記第1のラ 10 ッチ回路を構成するトランジスタの一部と共用されてい ることを特徴とする請求項1記載の半導体集積回路装 置。

【請求項3】 電気的にプログラム可能な電気フューズ と、電気フューズに選択的に制御電圧を印可しその導通 抵抗を変化させるプログラム回路と、所定の制御信号を 受け前記電気フューズ素子の導通抵抗に応じて内部状態 が遷移する第1のラッチ回路とを有し、前記電気フュー ズと前記ラッチ回路とがスイッチング素子を介して接続 されていることを特徴とする半導体集積回路装置。

【請求項4】 前記スイッチング素子は、同一チップ上 に別に設けられたレーザーフューズのプログラム状態に 応じてオン・オフ制御されることを特徴とする請求項3 記載の半導体集積回路装置。

【請求項5】 前記スイッチング素子は、前記電気フュ ーズのプリチャージ動作の完了後、所定の時間オフ状態 を保持した後再びオン状態に遷移するように制御される ことを特徴とする請求項1及び請求項3記載の半導体集 積回路装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体集積回路装 置、特に電気フューズ素子の制御方法に関するものであ る。

[0002]

【従来の技術】半導体集積回路、例えばDRAMなどの メモリ素子においては、ウェハー状態での製造工程が終 了した後、チップ上の欠陥エレメントを冗長エレメント に置換えるためのリダンダンシー回路の欠陥アドレスプ ログラム用や、内部電源電圧変換回路の出力レベルや内 40 部制御信号のタイミングのトリミング用として、多数の レーザーフューズが搭載されている。

【0003】又、そのレーザーフューズを電気的にプロ グラム可能な電気フューズに置換え、パッケージ封入後 の最終テスト段階で発生した不良エレメントの置換えや 内部タイミング等の微調整を可能にする回路の搭載も試 みられている。例えば、USP5, 324, 681に開 示されている電気フューズの搭載例を図12に示す。こ の回路では、絶縁膜を挟むキャパシター41を電気フュ ーズとし、PMOSトランジスタ42及びNMOSトラ 50 る半導体集積回路装置は、電気的にプログラム可能な電

2

ンジスタ43を導通状態にすることで、その両端に高電 圧を印加し絶縁破壊を起こしプログラムする。

【0004】そのプログラム、非プログラム状態の判定 は、NMOSトランジスタ45を導通させ、ノードn1 の電位を引き上げた時のノードn2の電位をPMOSト ランジスタ46とNMOSトランジスタ47で構成した インバータでモニターすることで行う。即ち、フューズ 素子41がプログラムされておらず非導通状態にあれ ば、ノード n 1 の電位を持ち上げても、ノード n 2 の電 位は、ノーマリーオンのNMOSトランジスタ44によ りVSSに抑えられているため、それを受けるインバー タの出力n3はハイレベルを保持する。

【0005】一方、フューズ素子41がプログラムされ た導通状態にある場合は、n1の電位をハイレベルにす ることで、n2は、そのフューズ素子の導通抵抗と、ト ランジスタ44の導通抵抗の分割比で決まる電位に上昇 する。この時、トランジスタ44のゲート長を長くし導 通抵抗を十分高く設定しておくことで、n2の電位はイ ンバータの回路閾値以上に上昇し、その出力ノードn3 はローレベルに遷移する。以上の動作により、電気フュ ーズのプログラム及び、そのプログラム/非プログラム 状態の判定を行うことが出来る。

[0006]

【発明が解決しようとする課題】しかしながら、この従 来回路では、以下のような回路動作上の問題点があっ た。即ち、電気フューズ素子が非プログラム状態にある 場合、ノードn1の電位を持ち上げる際、その立ち上げ スピードが急峻だと容量結合により、ノードn2の電位 が一時的に上昇し、インバータの回路閾値を超え、ノー ドn3をローレベルに引き下げてしまう危険性がある。

【0007】この問題は、電気フューズ素子の容量が大 きいほど深刻になる。これを防止する為に、NMOSト ランジスタ44の導通抵抗を引き下げると、逆に、電気 フューズがプログラムされ導通状態である事の検出が困 難になるという問題が生ずる。

【0008】従って、本発明は、上記従来の問題点を克 服し、電気フューズのプログラム/非プログラム状態を 安定して検出するための回路技術を提供することを目的 としたものである。

[0009]

【課題を解決するための手段】以上のような状況におい て、本発明は、絶縁膜に高電圧を印加し破壊することで 電気的にプログラム可能なアンチフューズ素子、即ち電 気フューズ素子を搭載する半導体集積回路において、そ のアンチフューズ素子の導通抵抗を検知する回路のラッ チ動作に先立ち、前記アンチフューズ素子の電極間を充 電する手段を設けることで、検知動作の誤動作を防止す ることを提案する。

【0010】即ち、上記目的を達成するため本発明によ

気フューズと、電気フューズに選択的に制御電圧を印加 しその導通抵抗を変化させるプログラム回路と、所定の 制御信号を受け前記電気フューズ素子の導通抵抗に応じ て内部状態が遷移する第1のラッチ回路と、前記第1の ラッチ回路の動作に先立ち前記電気フューズを充電する プリチャージ手段とを有することを特徴とする。

【0011】又、好適な実施例では、前記プリチャージ 手段は、前記第1のラッチ回路を構成するトランジスタ の一部と共用されている。

【0012】更に、好適な実施例では、前記第1のラッ 10 チ回路と前記電気フューズ素子とはスイッチング素子を 介して接続されていることを特徴とする。

【0013】更に、好適な実施例では、前記第1のラッ チ回路の出力がゲートに入力するトランジスタのドレイ ン・ソース間の導通抵抗に応じて状態が反転する第2の ラッチ回路を具備し、その出力を前記電気フューズ素子 の導通・非導通の判定に用いる。

【0014】更に、好適な実施例では、前記第2のラッ チ回路は、同じチップ上に搭載されているレーザーフュ ーズを用いたラッチ回路と同一の回路構成である。

【0015】更に、好適な実施例では、前記電気フュー ズは、絶縁膜を挟み対向する二つの電極で構成され、前 記プログラム回路は、その二つの電極間に選択的に高電 圧を印加し絶縁破壊を起こさせることによってその導通 抵抗を変化させる。

[0016]

【発明の実施の形態】(1)第1の実施形態 図1に本発明の第1の実施形態を示す。参照番号10 1、10_2、10_3、、... は絶縁膜を挟み二つ の電極で形成された電気フューズ素子であり、その両端 30 に高電圧を印可することで絶縁破壊を起こし導通させる ことができる構造になっている。たとえば、Si基板上 に形成されたMOSキャパシターや、DRAMのメモリ ーセルを構成するストレージキャパシター素子(スタッ クトキャパシターやトレンチキャパシタ) 等をこの電気 フューズ素子として使用することができる。

【0017】この電気フューズ素子はウエハー製造工程 終了後、或いは、パッケージ封入後も非導通状態にあ る。この電気フューズ素子を必要に応じ複数個並べ、一 方の端子を共通接続(B)し、他方の端子をバリアトラ 40 ンジスタ11、選択トランジスタ12をそれぞれ介し共 通接続(A)する。ここで、例えば、フューズ素子10 ─1の絶縁膜を破壊する場合は、選択トランジスタ12 1のゲートを制御するデコード回路13の入力信号1 4を全てハイレベルにセットし12_1を導通状態と し、共通端子Aを低レベルに保持した状態で、共通端子 Bに高電圧を印加する。この際、ADD_2、ADD_ 3など他の選択トランジスタのゲートをローレベルに保 持しておくことで、特定のフューズ素子の絶縁膜だけを 選択的に破壊することができる。

【0018】尚、この実施例では、非プログラムフュー ズへの誤書込みを防止するために、例えばゲート長が他 のトランジスタより長く耐圧の高いバリアトランジスタ 11をフューズ素子に直列に挿入しているが、ノードn 2に接続する他の素子の耐圧が十分高い場合は、このバ リアトランジスタを省略し、ノードn1とノードn2と を直接接続してもよい。また、プログラム終了後に、端 子Bを接地電位に固定し、端子Aを適当なスイッチング トランジスタを介してパッケージのピンに接続し、その ピンから導通試験を行うことで、上記電気フューズの導 通抵抗が所望の値になっているかどうか確認することが

【0019】次に前記フューズ素子の導通/非導通の検 知回路の構成を説明する。この第1の実施形態における 検知回路は、図1に示すように、2つのインバータ1 8,19の入出力を相互接続したラッチ回路、それをリ セットするPMOSトランジスタ16、セットするNM OSトランジスタ17、及び、そのラッチ動作に先立ち フューズ素子の容量を充電するためのNMOSトランジ スタ15から構成される。

【0020】この回路の動作を説明するタイミング図を 図2に示す。図示されてはいないが、この検知回路動作 時は、フューズ素子の共通ノードBは接地レベルに、ま た選択トランジスタ12のゲートは全てオフ状態に保持 されている。まず電源(VDD)投入時に、所定の時間 信号PRCHをハイレベルに保持することで、フューズ 素子の容量を充電する。この際、もしフューズ素子10 が非導通状態であれば、ノードn2の電位は信号PRC HのレベルからNMOS Tr15の閾値を引いた電位 まで上昇する。

【0021】一方、フューズ素子10がプログラム済み で導通状態にあれば、その抵抗値に従って、n2の到達 レベルは非導通の場合に比べ低い値になる。このフュー ズ素子の充電動作と前記ラッチ回路のリセット動作は (bRESET=Low) 並行して行うことが出来る。

【0022】次に、PRCHをローレベルに、bRES ETをハイレベルに戻し、その後、更に所定の時間経過 後に、ラッチのセット信号SETを立ち上げる。この動 作により、もしフューズ素子10がプログラム済みで導 通状態にあれば、ラッチ回路内のノードn3の電位が引 き下げられ、ラッチが反転する。一方、フューズ素子1 0が非導通状態にあれば、ノードn2の電位はハイレベ ルにチャージアップされたままなのでラッチは反転する ことなくリセット状態が保持される。

【0023】この回路動作により、フューズ素子がプロ グラムされているか否かを検知し、その情報を他の回 路、例えばリダンダンシ回路などで活用する。尚、ノー ドn2の充電用トランジスタ15の電流駆動能力は低く 設定し、電源投入時の貫通電流を小さく抑えることが望 ましい。

50

【0024】また、フューズ素子10のプログラム後の 導通抵抗がある程度高くても、それを"導通"と検知しや すくするために、インバータ18のPMOSトランジス ターの電流駆動能力も低く設定することが望ましい。更 に、フューズ素子10の容量値をノードn3の容量値に 比べ十分大きく設定しておくことにより、たとえ、プロ グラム後の導通抵抗が高くても、そのプリチャージの解 除からラッチのセットまでの時間を長く設定しノードn 2, n1を十分放電してからSETを立ち上げることに よりチャージ分配が起こり n 3 の電位が引き下げられラ 10 ッチを反転させることができるため、回路動作マージン が向上する。

【0025】(2)第2の実施形態

本発明の第2の実施形態を図3に示す。本実施形態にお いて、フューズ素子及びそのプログラム回路は、第1の 実施形態と同様であるが、前記パリアトランジスタ11 を省略した場合が例示してある。本実施形態では、前記 充電のためのトランジスタを前記ラッチを構成する回路 の一部に組み込んだところに特徴がある。

【0026】即ち、ノードn2にパストランジスタ21 20 を介してインバータ22とNORゲート23で構成した ラッチ回路が接続されている。本実施形態では図4に示 すように、第1の実施形態と同様、電源投入時に信号P RCHをハイレベルに保持し、ノードn2を強制的に充 電する。その後、PRCHをローレベルに立ち下げるこ とでラッチ動作に入る。

【0027】このとき、フューズ素子が非導通状態にあ れば〇UTはハイレベルを保持し、導通状態にあれば〇 UTはローレベルに引き下げられるため、第1の実施形 態と同様、フューズ素子のプログラム状態を検知するこ 30 とができる。本実施形態では、フューズ素子のプログラ ム後の導通抵抗が高い場合のラッチの反転動作を容易に 行うため、インバータ22のPMOSトランジスタの電 流駆動能力を充分低く設定しておくことが望ましい。

【0028】(3)第3の実施形態

本発明の第3の実施形態を図5に示す。この実施形態で は、第2の実施形態におけるラッチ回路を構成するイン バータをNANDゲート32に置換え、それに新たな制 御信号りCLOSEが入力されている。更に、パストラ ンジスタ21のゲートもbCLOSE信号で制御され る。

【0029】このbCLOSE信号を図6のタイミング チャートに示すようにハイレベルに保持すれば、第2の 実施形態と同様の回路動作を実現できる。一方、図7の タイミングチャートに示すように、プリチャージ信号P RCHを立ち下げた後所定の時間bCLOSEをローレ ベルに下げ、再びハイレベルに戻すことにより、第1の 実施形態で説明した、容量分割の効果によるラッチの反 転動作を助ける効果が得られる。

ログラムしていないにもかかわらず絶縁抵抗が低いフュ ーズ素子が混入してしまう場合がありえるが、その場 合、このbCLOSE信号を強制的にローレベルに固定 することで回路の誤動作を防止することができる。具体 的には、例えば、図8に示すようなレーザーフューズに よるオプション回路を搭載しておき、電気フューズに初 めから絶縁抵抗が低い素子が混入していることが判明し た場合は、FUSE51をレーザーカットし、図9のタ イミング図に従って動作させることで、bCLOSE信 号をローレベルに落とせばよい。

【0031】また、フューズ10のプログラム時にもこ のりCLOSE信号をローレベルにしておくことによ り、ノードn4が中間レベルにバイアスされることによ る不要なリーク電流の発生を防止することができる。

【0032】本実施形態では、このノードn4を直接、 もしくは、適当なバッファーを介した後、そのまま出力 信号として用いてもよいが、更に図5に示すnMOSト ランジスタ33を介して、第2のラッチ回路に入力し、 その第2のラッチ回路の出力をフューズ素子10の導通 /非導通の判定結果として用いてもよい。その場合のタ イミング図も図6,7に合わせて記載されている。

【0033】次に、この電気フューズ素子を備えた半導 体集積回路装置の具体的な応用例を示す。図10は、図 5に記載されている本発明による半導体集積回路をDR AMのリダンダンシ回路に組み込む例を説明する為の図 である。図11は、DRAMのリダンダンシ回路部分を 示す平面区 である。

【0034】即ち、DRAMの製造工程中にメモリセル の配列中に欠陥のロウ又はカラムが存在した場合に、ス ペアのロウラインやカラムラインを各々何本か用意して おき、欠陥部分に相当するアドレス信号が入力されたと きに、スペアのロウラインやカラムラインを選択するよ うに回路を構成することで欠陥を含みながらも良品とし て扱うことができる。このリダンダンシーによってチッ プ面積は若干増大するが歩留まりが大幅に向上する。

【0035】一般には、レーザーフューズ63を適宜レ ーザーによって溶断し、不良エレメントのアドレスの各 ビットをプログラムする。このアドレスをラッチ回路6 1でラッチし、入力アドレスとアドレス比較器65で比 較し、両者が一致した場合にリダンダンシエレメントが アクセスされる。

【0036】本発明では、このレーザーフューズ63が 電気フューズとなっている。即ち、図10の回路のアド レス比較器65を除く部分を、図5の回路で置き換えれ ばよい。実際には、レーザーフューズの一部分を電気フ ューズで置き換えると非常に効果的である。例えば、図 11の平面図に示したように、制御回路部71の両側に 多数のレーザーフューズ63が配置されている。これを 適宜レーザーによって溶断してプログラムするわけであ 【0030】また、何らかの製造上の問題などによりプ 50 る。又、その一部が電気フューズで置き換えられてい

7

る。

【0037】実際には、そこにはNMOSトランジスタ33がレーザーフューズ63に代って配置されているだけなので、制御回路部71の部分のレイアウトの変更は不要である。図11には、レーザーフューズ63と電気フューズ素子の導通状態に応じてオン/オフするNMOSトランジスタ33の配置が拡大されて記載されている。

【0038】又、そこで用いられるラッチ信号 b R E S E T、S E T や、ラッチの回路レイアウトは、全く同一 10 のものを使うことができる。尚、トランジスタ 3 3 のゲート信号を作成する部分、即ち、図 5 の左半分の回路は、参照番号 7 5 で示された領域に配置されている。【0039】

【発明の効果】電気フューズ素子の導通/非導通の誤判 定を防止し安定した回路動作を実現することができる。

【図面の簡単な説明】

【図1】本発明の第1の実施例。

【図2】本発明の第1の実施例の動作タイミング図。

【図3】本発明の第2の実施例。

【図4】本発明の第2の実施例の動作タイミング図。

【図5】本発明の第3の実施例。

【図6】本発明の第3の実施例の動作タイミング図。

【図7】本発明の第3の実施例の動作タイミング図。

【図8】本発明の第3の実施例にかかわる誤動作防止回路の回路図。

*【図9】本発明の第3の実施例にかかわる誤動作防止回 路の動作タイミング図。

【図10】レーザーフューズを用いたプログラム回路。

【図11】本発明による電気フューズ素子を備えた半導体集積回路装置の具体例として、DRAMのリダンダンシ回路部分を示す平面図。

【図12】従来の電気フューズのプログラム及び検知回 路。

【符号の説明】

10 電気フューズ素子

12 選択トランジスタ

13 デコード回路

14 入力信号

15 充電トランジスタ

16、17、33 トランジスタ

18.19 インバータ

21 パストランジスタ

22 インバータ

23、32 ゲート

) 41 フューズ素子

42、46 PMOSトランジスタ

43、44、45、47 NMOSトランジスタ


61 ラッチ回路

63 レーザーフューズ


65 アドレス比較器

71 制御回路部


【図1】




【図2】





【図4】






【図5】







【図8】




[図10]



[図11]



【図12】



フロントページの続き

Fターム(参考) 5F064 FF02 FF05 FF16 FF28 FF46 FF52 5L106 CC01 EE07 FF01 GG00